PAT-NO:

JP404242939A

DOCUMENT-IDENTIFIER: JP 04242939 A

TITLE:

PACKAGING STRUCTURE OF SEMICONDUCTOR

DEVICE AND ITS

MANUFACTURE

PUBN-DATE:

August 31, 1992

INVENTOR - INFORMATION:

NAME

TORII, KAZUHIKO

ASSIGNEE-INFORMATION:

NAME

CITIZEN WATCH CO LTD

COUNTRY

N/A

APPL-NO:

JP03137054

APPL-DATE: May 14, 1991

INT-CL (IPC): H01L021/321, H01L021/60

US-CL-CURRENT: 438/FOR.343

ABSTRACT:

PURPOSE: To provide a flexibility which can respond to a composite substrate

or a stepped substrate and to enable packaging of small size and high density

by providing connection electrode pads of a semiconductor device with a

plurality of bump electrodes different in height.

CONSTITUTION: A connection electrode 12 is arranged on the surface of a

substrate 11, and this connection electrode 12 is connected to a flexible

printed circuit(FPC)13 as the input-output signal bus line

by means of an anisotropic conductive film 14. The FPC 13 consists of an insulating layer 13b and connection wiring layers 13a, 13c formed on both faces of this insulating layer 13b. Further, solder on the tip 25b of a bump electrode 25 of a semiconductor device 2 of bump electrodes different in height is melted to connect a semiconductor chip 21 having bump electrodes 25 to the connection electrode 21 and the FPC 13 on the substrate 11. Therefore, this can respond to steps developed by mounting other components on the substrate and enables small-sized, high-density packaging. It is possible to make not only packaging on the substrate surface, but also further connection from above components packaged on the substrate.

COPYRIGHT: (C) 1992, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-242939

(43)公開日 平成4年(1992)8月31日

| (51) Int.Cl. ⁵ H 0 1 L 21, | | 飲別記号 | 庁内整理番号 | FI | 技術表示箇所 |
|------------------------------------------|-------|------|-------------------------------|------------|--------|
| 21, | /60 : | 311 | 9168-4M 9168-4M 9168-4M | H01L 21/92 | C F |
| | | | | 4.615 | |


| | | ą | 審査請求 | 未請求 | 請求項の数5(全 9 | 頁) | |
|-------------------------|-----------------------|---------|---------------------------------|-------------|------------|----|--|
| (21)出願番号 | 特顯平3-137054 | (71)出願人 | (71)出願人 000001960 シチズン時計株式会社 | | | | |
| (22)出顧日 | 平成3年(1991)5月14日 | (72)発明者 | | 所宿区西籍 印彦 | 新宿2丁目1番1号 | • | |
| (31)優先権主張番号 特顧平2-410108 | | | 埼玉県所沢市大字下富字武野840番地 シ | | | | |
| (32)優先日 | 32)優先日 平2(1990)12月13日 | | チズン時計株式会社技術研究所内 | | | | |
| (33)優先権主張国 | 日本 (JP) | | | | | | |
| | | | | | | | |

(54) 【発明の名称】 半導体装置の実装構造およびその製造方法

(57)【要約】

【構成】 半導体装置21の接続電極パッド22上に複数の高さの異なる突起電極25を設ける。

【効果】 複数の部品を搭載する基板や段差のある基板 に対応できる柔軟性がある高密度な半導体装置の実装構造および製造方法が得られる。さらに半導体装置の実装 や接続に用いる異方性導電接着剤の導電粒の大きさを変えることにより、半導体装置内部の電気回路を選択することが可能で、トリミング技術に応用が可能である。



- 11. 基板
- 12. 接统电标
- 21. 牛導体较溫
- 25. 交起電極

【特許請求の範囲】

【請求項1】 半導体装置の接続電極パッド上に複数の 高さの異なる突起電極を有することを特徴とする半導体 装置の実装構造。

【請求項2】 半導体装置の半導体素子形成面上の全面 に保護膜を形成し、フォトリソグラフィーとエッチング により接続電極パッド上に開口部を形成し、全面に共通 電極膜を形成する工程と、全面にメッキレジストを形成 し高さの高い突起電極の形成領域に開口部を形成する工 程と、メッキにより突起電極の台座部分を形成し、該メ 10 ッキレジストを除去する工程と、メタルマスクを前記半 導体装置上に配置し、該メタルマスク開口の突起電極の 形成領域にハンダを形成し、熱処理を行い該ハンダを丸 めて突起電極の先端部を形成し、該突起電極をマスクに して前記共通電極膜をエッチングする工程とを有するこ とを特徴とする半導体装置の製造方法。

【請求項3】 半導体装置の半導体素子形成面上の全面 に保護膜を形成し、フォトリソグラフィーとエッチング により接続電極パッド上に開口部を形成し、全面に共通 を形成し高さの高い突起電極の形成領域に開口部を形成 する工程と、メッキにより突起電極の台座部分を形成 し、該第1のメッキレジストを除去する工程と、全面に 第2のメッキレジストを形成し突起電極の形成領域に関 口部を形成し、メッキにより突起電極の先端部を形成 し、該第2のメッキレジストを除去し、該突起電極をマ スクにして前記共通電極膜をエッチングする工程とを有 することを特徴とする半導体装置の製造方法。

【請求項4】 半導体装置の半導体素子形成面上の全面 に保護膜を形成し、フォトリソグラフィーとエッチング 30 により接続電極パッド上に開口部を形成し、全面に共通 電極膜を形成し、さらに全面に感光性レジストを形成 し、フォトリソグラフィーにより高さの高い突起電極の 形成領域に開口部を形成する工程と、全面に突起電極の 台座部分となる金属膜を形成する工程と、前記感光性レ ジストを除去することにより前記感光性レジスト上に形 成した金属膜を除去し、前配感光性レジストの閉口部に 突起電極の台座部分を形成する工程と、メタルマスクを 前記半導体装置上に配置し、該メタルマスク開口の突起 電極の形成領域にハンダを形成し、熱処理を行い該ハン 40 ダを丸めて突起電極の先端部を形成し、該突起電極をマ スクにして前配共通電極膜をエッチングする工程とを有 することを特徴とする半導体装置の製造方法。

【請求項5】 半導体装置の半導体案子形成面上の全面 に保護膜を形成し、フォトリソグラフィーとエッチング により接続電極パッド上に開口部を形成し、全面に共通 電極膜を形成し、さらに全面に感光性レジストを形成 し、フォトリソグラフィーにより高さの高い突起電極の 形成領域に閉口部を形成する工程と、全面に突起電極の 台座部分となる金属膜を形成する工程と、前記感光性レ 50

ジストを除去することにより前記感光性レジスト上に形 成した該金属膜を除去して、前配感光性樹脂の閉口部に 突起電極の台座部分を形成する工程と、全面にメッキレ ジストを形成し、突起電極の形成領域に開口部を形成 し、メッキにより突起電極の先端部を形成し、該メッキ レジストを除去し、該突起電極をマスクにして前記共通 電極膜をエッチングする工程とを有することを特徴とす

【発明の詳細な説明】

る半導体装置の製造方法。

[0001]

【産業上の利用分野】本発明は、突起電極を有する半導 体装置と接続電極を配置した基板との電気的接続を行な うための実装構造と、この実装構造を形成するための製 造方法とに関するものである。

[0002]

【従来技術】近年、半導体装置の実装に望まれている実 装面積が小さく、実装厚が薄い実装方法に対応するた め、半導体装置の素子形成面を下にして実装するフェイ スダウンポンディングが広く採用されている。フェイス 電極膜を形成する工程と、全面に第1のメッキレジスト 20 ダウンボンディングの一般的な方法は、フリップチップ ポンディング(以下FCと称す)法や、ガラス基板上に 半導体装置を実装するチップオングラス(以下COGと 称す)法で、どちらも半導体装置に突起電極を備えてい ることが特徴である。

> 【0003】以下、図6、および図7に基づいてフェイ スダウンボンディングを説明する。図6(a)はFC法 で実装する半導体装置の突起電極を示す断面図であり、 図6(b)はFC法で接続する実装構造を示す断面図で あり、図7(a)はCOG法で実装する半導体装置の突 起電極を示す断面図であり、図7(b)は導電性接着剤 を用いたCOG法で接続する実装構造を示す断面図であ り、図7(c)は異方性導電接着剤を用いたCOG法で 接続する実装構造を示す断面図である。以下、図6と図 7とを交互に用いて説明する。

> 【0004】まず突起電極の構造を説明する。図6 (a) と図7 (a) とに示すように、半導体装置21の 半導体素子形成面に設けたアルミニウムからなる接続電 極パッド22を閉口露出するように、保護膜23を形成 する。さらに接続電極パッド22上に、この接続電極パ ッド22との接着や、拡散防止のために共通電極膜24 を形成する。さらに突起電極25をメッキ法や真空蒸着 法で形成する。図6 (a) に示すFC法で実装する半導 体装置の突起電極25は、ハンダからなる突起電極を用 いる。また図7(a)に示すCOG法で実装する半導体 装置の突起電極25は、銅や金などの金属からなる突起 電極25を用いる。

> 【0005】次に図6(a)と図7(a)とで説明した 突起電極を用いて、半導体装置と基板との接続方法を説 明する。

【0006】FC法を用いた接続方法を図6(b)を用

いて説明する。FC法の接続は、半導体装置21の外形 で位置合わせを行い、その後ハンダからなる突起電極2 5を熱で溶融させ、基板11に形成した接続電極12 と、突起電極25を形成した半導体基板21とを接続す

【0007】COG法を用いた接続方法を図7(b)を 用いて説明する。COG法における接続は、半導体装置 21の突起電極25の先端に、エポキシ系の接着剤に導 電粒を混入した導電性接着剤27を、ディップ法や印刷 法で強布し、双眼顕微鏡などで半導体装置21と基板1 10 1との位置合わせを行い、ガラスからなる基板11に形 成した接続電極12に突起電極25を接続する。

【0008】また、図7 (a) に示した導電性接着剤2 7の代わりに、厚さ方向に導電性を有し、横方向に導電 性を持たない異方性導電接着剤28を使用する接続方法 がある。この異方性導電接着剤を用いた接続方法を図7 (c) に示す。異方性導電接着剤28は、絶縁材料から なる主材28aと、弾性を有する導電粒28bと、この 導電粒28bよりも若干粒径が小さい非導電粒28cと によって構成する。この異方性導電接着剤28を印刷法 20 で接続電極12を形成したガラスからなる基板11に塗 布し、図7(a)に示した、突起電極25を有する半導 体装置21を基板11に熱圧着する。

[0009]

【発明が解決しようとする課題】図6と図7とを用いて 説明したしたフェイスダウンポンディング法では、平坦 な基板に半導体装置を実装することを前提とし、基板に 段差が発生しないように設計を行なっている。このよう な状況で実装構造を小型高密度なものにするためには、 接続配線ピッチの微細化と、基板へ搭載する部品の削減 30 とで対応している。実装技術の進歩に伴い高密度化が着 実に進んではいるが、この手法には限界がある。

【0010】この課題を解決するため本発明の目的は、 複数の部品が搭載されている複合基板や段差のある基板 等に対応できる柔軟性があり、そのうえ小型でしかも高 密度な実装が可能な半導体装置の実装構造と、この構造 を形成するための製造方法とを提供することにある。

【課題を解決するための手段】上記目的を達成するため に、本発明は下記記載の構成と、この構成を形成するた 40 めの製造方法とを採用する。

【0012】半導体装置の接続電極パッド上に複数の高 さの異なる突起電極を設け、基板に他の部品を搭載した ことにより発生する段差に対応する。

【0013】半導体装置の半導体素子形成面上の全面に 保護膜を形成し、フォトリソグラフィーとエッチングに より接続電極パッド上に開口部を形成し、全面に共通電 極膜を形成する工程と、全面にメッキレジストを形成し 高さの高い突起電極の形成領域に開口部を形成する工程 レジストを除去する工程と、メタルマスクを半導体装置 上に配置し、メタルマスク開口の突起電板の形成領域に ハンダを形成し、熱処理を行いハンダを丸めて突起電極 の先端部を形成し、突起電極をマスクにして前記共通電 極膜をエッチングする工程とを有する。

【0014】半導体装置の半導体素子形成面上の全面に 保護膜を形成し、フォトリソグラフィーとエッチングに より接続電極パッド上に開口部を形成し、全面に共通電 極膜を形成する工程と、全面に第1のメッキレジストを 形成し高さの高い突起電極の形成領域に開口部を形成す る工程と、メッキ法により突起電極の台座部分を形成 し、第1のメッキレジストを除去する工程と、全面に第 2のメッキレジストを形成し突起電極の形成領域に開口 部を形成し、メッキにより突起電極の先端部を形成し、 第2のメッキレジストを除去し、突起電極をマスクにし て共通電極膜をエッチングする工程を有する。

【0015】半導体装置の半導体素子形成面上の全面に 保護膜を形成し、フォトリソグラフィーとエッチングに より接続電極パッド上に開口部を形成し、全面に共通電 極膜を形成し、さらに全面に感光性レジストを形成し、 フォトリソグラフィーにより高さの高い突起電極の形成 領域に開口部を形成する工程と、全面に突起電極の台座 部分となる金属膜を形成する工程と、感光性レジストを 除去することにより感光性レジスト上に形成した金属膜 を除去し、感光性レジストの開口部に突起電極の台座部 分を形成する工程と、メタルマスクを半導体装置上に配 置し、メタルマスク閉口の突起電極の形成領域にハンダ を形成し、熱処理を行いハンダを丸めて突起電極の先端 部を形成し、この突起電極をマスクにして共通電極膜を エッチングする工程とを有する。

【0016】半導体装置の半導体素子形成面上の全面に 保護膜を形成し、フォトリソグラフィーとエッチングに より接続電極パッド上に閉口部を形成し、全面に共通電 極膜を形成し、さらに全面に感光性レジストを形成し、 フォトリソグラフィーにより高さの高い突起電極の形成 領域に閉口部を形成する工程と、全面に突起電極の台座 部分となる金属膜を形成する工程と、感光性レジストを 除去することによりこの感光性レジスト上に形成した金 属膜を除去して、感光性樹脂の開口部に突起電極の台座 部分を形成する工程と、全面にメッキレジストを形成 し、突起電極の形成領域に開口部を形成し、メッキによ り突起電極の先端部を形成し、メッキレジストを除去 し、この突起電極をマスクにして共通電極膜をエッチン グする工程とを有する。

[0017]

【実施例】以下、本発明による実施例を図面に基づいて 説明する。本発明における第1の実施例を図1と、図2 とを用いて説明する。図1は第1の実施例における半導 体装置の実装構造を示す断面図であり、図2は高さの異 と、メッキにより突起電極の台座部分を形成し、メッキ 50 なる突起電極の形成方法を説明するための断面図であ

る。

【0018】まず本発明の実装構造を図1に示す。基板 11の表面に接続電極12を配置し、この接続電極12 と、入出力信号用パスラインとして、フレキシブル・ブ リント・サーキット(以下FPCと称す)13とを異方 性導電フィルム14を用いて接続する。FPC13は絶 緑層13bと、この絶縁層13bの両面に形成した接続 配線層13a, 13cとで構成する。さらに高さの異な る突起電極を有する半導体装置21の突起電極25の先 端部25bのハンダを溶融し、突起電極25を有する半 10 導体装置21を、基板11上の接続電極12とFPC1 3とに接続する。

【0019】高さの異なる突起電極を形成した半導体装 置の構造を図2(d)に示す。高さの異なる突起電極を 有する半導体装置21は、半導体素子形成面にある接続 電極パッド22が関口露出するように保護膜23を設 け、接続電極パッド22表面に共通電極膜24を設け る。さらに基板の段差に応じた高さの異なる突起電極2 5を共通電極膜24上に設ける。高さの高い突起電極 は、台座部分25aと先端部25bとの二層構造で、高 20 さの低い突起電極は先端部25bのみで構成する。

【0020】次に図1を用いて説明した本発明における 半導体装置の実装構造を形成するための製造方法を、図 2を用いて説明する。高さの異なる突起電極の形成方法 は、まず図2 (a) に示すように、半導体装置21の半 導体素子形成表面に設けたアルミニウムからなる接続電 極パッド22を含む全面に保護膜23を形成する。この 保護膜23は、一般的に燐を含有した二酸化シリコン膜 や、窒化シリコン膜等の無機質膜や、ポリイミド樹脂等 の有機質膜や、これら無機質膜と有機質膜との稽層構造 30 を用いる。保護膜23の膜厚は1~5μmである。その 後、所定のマスクを用いて露光、および現像処理を行な うフォトソリグラフィーとエッチングにより、接続電極 パッド22が露出するように保護膜23を閉口する。

【0021】さらに半導体装置21の全面にアルミニウ ム、クロム、銅、ニッケル、チタン等の金属多層膜を共 通電極膜24として、それぞれ0.1~10μmの厚さ でスパッタリング法や真空蒸着法等の方法で形成する。

【0022】次に図2(b)に示すように、感光性樹脂 からなるメッキレジスト26を厚さ1~10μm塗布 40 し、フォトリソグラフィーにより高さの高い突起電極を 形成したい接続電極パッド22上に開口部を設ける。

【0023】次に図2(c)に示すように、銅や金等の 金属からなる突起電極25の台座部分25aをメッキ法 にて形成する。この台座部分25aのメッキ層の膜厚 は、基板の段差厚と同一にする。その後、不用になった メッキレジスト26を除去する。

【0024】次に図2(d)に示すように、メタルマス クを使用して突起電極25の先端部25bとなる鉛とス ズからなるハンダを、 $50\sim100$ μ mの厚さで真空蒸 50 ム,クロム,銅,ニッケル,チタン等の金属多層膜を共

着法により、台座部分25 a上と、接続電極パッド22 の共通電極膜24上とに形成する。その後、フラックス を塗布して、熱処理を行い突起電極25の先端部25b

を半円球状にする丸め処理を行なう。

6

【0025】突起電極25の先端部25bの別の形成方 法を次に説明する。図2(c)に示す台座部分25aを 形成後、第2のメッキレジストを全面に墜布し、フォト リソグラフィーにより接続電極パッド22上に閉口部を 設け、共通電極膜24をメッキ電極として、メッキ法に よりハンダからなる突起電極25の先端部25bを形成 する。その後、不用となった第2のメッキレジストを除 去する。さらにその後、突起電極25をエッチングのマ スクとして共通電極膜24をエッチングすることにより 除去して、図2(d)に示す、高さの異なる突起電極2 5を有する半導体装置21を形成する。

【0026】以上の説明では突起電極の高さの種類とし ては、高いものと低いものとの二種類であったが、三つ 以上の種類の高さの異なる突起電極を設けても良い。こ の突起電極の形成方法を以下に記す。図2(c)に示 す、突起電極25の台座部分25aを形成後、台座部分 25aの形成に用いたメッキレジスト26を除去せず、 さらに新たにメッキレジストを半導体装置21の全面に 塗布する。その後、所定のマスクを用いて露光現像処理 を行なうフォトリソグラフィーによって、最も高さの高 い突起電極の形成領域を開口し、この最も高さの高い突 起電極の形成領域以外の突起電極の形成領域を覆うよう に形成する。その後メッキ処理を行ない突起電極25の 台座部分25aを形成し、台座部分25aの厚さを厚く する。このように、メッキレジスト26の形成工程とメ ッキ工程とを繰り返すことにより、複数の高さの突起電 極25の台座部分25aを形成する。この後、図2 (d) を用いて説明したように、メタルマスクを用いた 真空蒸着法やメッキ法によって突起電極25の先端部分 25 bを形成することにより、複数の高さの異なる突起 電極を形成することができる。

【0027】さらに図3に示すようにリフトオフ法を用 いて、高さの異なる突起電極を形成することが可能であ る。まず図3 (a) に示すように、半導体装置21の半 導体素子形成表面に設けたアルミニウムからなる接続電 極パッド22を含む全面に保護膜23を形成する。この 保護膜23は、一般的に燐を含有した二酸化シリコン膜 や、窒化シリコン膜等の無機質膜や、ポリイミド樹脂等 の有機質膜や、これら無機質膜と有機質膜との積層構造 を用いる。この保護膜23の膜厚は1~5μmである。 その後、所定のマスクを用いて露光、および現像処理を 行なうフォトソリグラフィーと、エッチングにより、接 続電極パッド22が露出するように保護膜23を開口す

【0028】さらに半導体装置21の全面にアルミニウ

通電極膜24として、それぞれ0.1~10μmの厚さ で、スパッタリング法や真空蒸着法等の方法で形成す る。

【0029】その後、感光性樹脂からなる感光性レジス ト33を全面に塗布し、フォトリソグラフィーにより高 さの高い突起電極を形成したい接続電極パッド22上に 開口部を設ける。感光性レジスト33の膜厚は基板の段 差厚と同一にする。

【0030】次に図3(b)に示すように、半導体装置 5 a となる銅等の金属膜19を感光性レジスト33とほ ば同じ厚さに形成する。

【0031】次に図3(c)に示すように、レジスト剥 離液によって金属膜19下層の感光性レジスト33を除 去するリフトオフにより、感光性レジスト33上に形成 した金属膜19を除去する。この感光性レジスト33の 除去により、感光性レジスト33の開口内の高さの高い 突起電極25の形成領域に、突起電極25の台座部分2 5aを形成する。

【0032】次に図3 (d) に示すように、メタルマス 20 クを使用して、突起電極25の先端部25bとなる鉛と スズからなるハンダを50~100 umの厚さで真空蒸 着法によって、台座部分25aと接続電極パッド22の 共通電極膜24上とに形成する。その後フラックスを塗 布し、熱処理を行い突起電極25の先端部25bを半円 球状にする丸め処理を行なう。

【0033】また突起電極25の先端部25bの別の形 成方法をつぎに説明する。図3(c)に示す突起電極2 5の台座部分25aを形成後、メッキレジストを塗布 し、フォトリソグラフィーにより接続電極パッド22上 30 に閉口部を設ける。その後、共通電極膜24を電極とし てメッキ法によりハンダからなる突起電極25の先端部 25 bを形成する。その後、不用となったメッキレジス ト26を除去する。さらにその後、突起電極25をエッ チングのマスクとして、共通電極膜24を除去して、図 3 (d) に示す高さの異なる突起電極25を有する半導 体装置21を形成する。

【0034】図1に示す、基板11は紙フェノールや紙 エポキシ等の有機質材料、あるいはアルミナセラミック や結晶化ガラス等の無機質材料、あるいはガラスエポキ 40 シ等の有機無機質材料からなる。この基板11の表面に 感光性樹脂からなるメッキレジストを形成し、フォトリ ソグラフィーでパターニングする。その後、銅、鈕、金 などの金属を無電解メッキ法で10~200μmの厚さ で形成し、不用になったメッキレジストを除去すること により接続電極12を形成する。また金属材料を真空蒸 着法やスパッタリング法等で形成し、その後、感光性樹 脂を強布し、フォトリソグラフィーとエッチングにより 接続電極12を形成することも可能である。

【0035】図1に示すFPC13は、ポリイミドある 50 第1の実施例と同様である。第2の半導体装置31bを

いはポリエステルなどの有機質材料で構成する絶縁層1 3 bの両面に、感光性樹脂からなるメッキレジストをフ ォトリソグラフィーでパターニングして、銅、銀、金な どの金属を無電解メッキ法で形成する。その後不用にな ったメッキレジストを除去して、接続配線層13a、1 3 cを形成する。FPC13の絶縁層13bの厚さは、 50~100μm、接続配線層13a, 13cの厚さ は、 $10\sim50\mu$ mが一般的である。

8

【0036】次に図1に示す、異方性フィルム14を用 21上の全面に、高さの高い突起電極25の台座部分2 10 いた接続方法と、半導体装置21の接続方法とを説明す る。異方性導電フィルム14を、FPC13の接続配線 層13cに固定し、仮焼成する。 その後、基板11に配 置した接続電極12と、異方性導電フィルム14を仮固 定したFPC13とを熱圧着法により接続して、電気的 接続を行なう。さらにFPC13の厚さ分の高さが異な る突起電極を備えた半導体装置21を加熱して、突起電 極25の先端部25bのハンダを溶融させ、高さの高い 突起電極は基板11に配置した接続電極12と、高さの 低い突起電極はFPC13の接続電極層13aと電気的 接続を行い、図1に示す構造になる。

> 【0037】本発明の半導体装置の実装構造における第 2の実施例を、図4を用いて説明する。図4は本発明に おける第2の実施例の半導体装置の実装構造を示す断面 図である。接続電極12を配置した基板11に、第2の 半導体装置31bが納まる大きさの凹部32を設け、接 着剤15を用いて第2の半導体装置31bを固定する。 基板11に設ける凹部32の深さは第2の半導体装置3 2 bの厚さと同じにして、実装面を平坦にするのが理想 である。

【0038】しかし、実装厚を薄くするためにできるだ け薄い基板 1 1 を用いるので、基板強度の関係により凹 部32の深さには制限がある。そのために完全に実装面 を平坦化するのは難しく、基板11表面には段差が発生 する。

【0039】凹部32に納める第2の半導体装置31b は、半導体素子形成面にある接続電極パッド22が閉口 露出するように保護膜23を設け、接続電極パッド22 表面に共通電極膜24と、さらに外部接続用電極29と を有する。高さの異なる突起電極を有する第1の半導体 装置31aに形成する、突起電極25の先端部25bの ハンダを溶融し、基板11上の接続電極12と、基板1 1の凹部32に収納した第2の半導体装置31bの外部 接続用電極29とに接続する。さらに基板11の凹部3 2に納めた第2の半導体装置31bの外部接続用電極2 9と、基板11に配置した接続電板12とを金属ワイヤ -16でポンディング接続する。

【0040】次に図4に示す半導体装置の実装構造を形 成するための製造方法を説明する。基板11の形成方法 と、この基板11に接続電極12を製造する方法とは、

収納する凹部32は、エッチングや機械的な加工等の方 法によって形成する。基板11に設けた凹部32に第2 の半導体装置31bを固定する方法は、銀等の導電粒を エポキシ系の接着剤に混入した導電性接着剤や、エポキ シ等の絶縁性接着剤からなる接着剤15をディスペンス 法によって、凹部32の底面に塗布し、その後第2の半 導体装置31bを搭載し、接着剤15を硬化させること により行なう。

【0041】基板11の凹部32に収納する第2の半導 体装置31bは、第1の実施例で説明した高さの異なる 10 突起電極を有する半導体装置と同じ方法で、接続電極バ ッド22と、保護膜23と、共通電極膜24とをそれぞ れ形成する。 さらにメッキレジストを接続電極パッド2 2上に開口するように設け、金や銅などの金属からなる 外部接続用電極29を、メッキ法で1~20 µmの厚さ で形成する。

【0042】高さの異なる突起電極を有する第1の半導 体装置31aの形成方法は、第1の実施例と同様で、第 1の半導体装置31aを加熱して突起電極の先端部25 極は基板11に配置した接続電極12と接続し、高さの 低い突起電極は基板11に設けた凹部32に納めた第2 の半導体装置31bの外部接続用電極29と接続して、 それぞれ電気的接続を行なう。

【0043】さらに高さの異なる突起電極を有する第1 の半導体装置31aと接続しない基板11の凹部32に 収納した第2の半導体装置31bの外部接続用電極29 は、基板11に配置した接続電極12と、金、銀、銅な どの金属を用いた金属ワイヤー16でポンディング接続 を行い、図4に示す実装構造を形成する。

【0044】本発明における高さの異なる突起電極を備 えた半導体装置の第3の実施例を図5を用いて説明す る。図5は本発明の第3の実施例における半導体装置の 実装構造を示す断面図である。基板11に配置した接続 電極12と半導体装置21とを異方性導電接着剤28を 用いて接続した構造を図5に示す。半導体装置21は、 半導体素子形成領域に形成する抵抗素子30を備え、か つ複数の高さの異なる突起電極25を有するものであ る。異方性導電接着剤28は主材28a、導電粒28 b, 非導電粒28cとで構成する。

【0045】図5 (a) に示す実装構造は、半導体装置 21に形成した突起電極25のうち高さの高い突起電極 だけが基板11に配置した接続電極12と接続するよ う、異方性導電接着剤28の導電粒28bの大きさを選 択する。また図5(b)に示す実装構造は、半導体装置 21に形成した突起電極25のうち高さの低い突起電極 と、高さの高い突起電極との両方を基板11に配置した 接続電極12と接続するように、図5 (a) で使用す る、異方性導電接着剤28の導電粒28bよりも大きい 導電粒28bを選択する。

【0046】次に、図5を用いて説明した異方性導電接 着剤28を用いた半導体装置21の実装構造を製造する ための製造方法を説明する。半導体装置21の半導体素 子形成領域に抵抗素子30を、不純物拡散層やポリシリ コン層によって形成する。抵抗素子30の両端に高さの 高い突起電極と、抵抗素子30の中央部に高さの低い突 起電極とを、第1の実施例と同じ製造方法で形成する。 基板11の形成方法と、この基板11に配置した接続電

10

極12の製造方法とに関しても、第1の実施例と同じ製 造方法で形成する。

【0047】異方性導電接着剤28は、主剤28aと、 導電粒28bと、非導電粒28cとで構成する。主剤2 8 a は、ガラスペースト等の無機質材料や、エポキシ樹 脂、ポリエステル樹脂等の有機質材料で構成する。導電 粒28bは、弾性を有するスチレンとジピニルペンゼン との共重合体からなるプラスティックピーズに、ニッケ ル、アルミニウム、金、銀等の金属を、一種または二種 以上をメッキ処理して形成する。非導電粒28cは、グ ラスファイパや金属酸化物等の無機質材料や、ポリメチ bのハンダを溶融させる。この結果、高さの高い突起電 20 ルメタクリレート等の硬度の高い有機質材料で形成した ピーズにて構成する。

> 【0048】異方性導電接着剤28は、ロール混練によ り主材28aに導電粒28bと、非導電粒28cとを混 ぜ合わせ形成する。印刷法によって、接続電極12を配 置した基板11に異方性導電接着剤28を適量塗布し て、80℃程度の温度で仮焼成する。その後、高さの異 なる突起電極を有する半導体装置21を基板11上に配 置して、120~150℃の温度で圧力を加えながら接 綻を行なう。

【0049】 異方性導電接着剤28の導電粒28bの大 きさを、非導電粒28cの直径に突起電極の台座部分2 5 a の高さを加えた寸法よりも小さいものを用いた場合 の実装構造を図5 (a) に示す。高さの低い突起電極は 基板11に配置した接続電極12とは導通せず、高さの 高い突起電極だけが接続電極12と電気的接続が行われ る。この結果基板11に配置した接続電極12の間の抵 抗は、半導体素子領域に形成した抵抗素子30になる。

【0050】また異方性導電接着剤28の導電粒28b の大きさを、非導電粒28cの直径に突起電極の台座部 40 分25 a の高さを加えた寸法よりも大きいものを用いた 場合の実装構造を図5 (b) に示す。 高さの低い突起電 極と高さの高い突起電極との両方が、基板11に配置し た接続電極12と導通する。この結果、基板11に配置 した接続電極12の間の抵抗は、抵抗案子30の中央部 に高さの低い突起電極を設けると、半導体素子領域に形 成した抵抗索子30の二分の一になる。このように異方 性導電接着剤28の導電粒28bの大きさを選ぶことに より、任意の抵抗値を有する回路を実装時に選択するこ とが可能である。

【0051】この高さの異なる突起電極と大きさの異な

る導電粒とを組み合わせる半導体装置は、図5を用いて 説明した抵抗索子だけではなく、容量素子にも応用可能 である。

[0052]

【発明の効果】本発明による高さの異なる突起電極を有 する半導体装置を用いた実装構造および製造方法では、 基板に他の部品を搭載してできた段差に対応できるた め、小型高密度な実装が可能となる。さらに基板表面だ けの実装だけではなく、基板に実装した部品の上からさ らに接続が可能となり、従来にない小型でしかも高密度 10 な半導体装置の実装構造および製造方法を提供すること ができ、絶大な効果が得られる。

【0053】また高さの異なる突起電極を有する半導体 装置を異方性導電接着剤を用いて接続する場合、同一の 半導体装置を使用するにもかかわらず、異方性導電接着 剤の導電粒の大きさを変えることで、半導体装置の内部 回路を選択することが可能になる。これはトリミング技 術に応用が可能で、従来は半導体装置の特性を検査し て、その結果によって、抵抗素子や容量素子等の受動部 品をハンダ付やレーザによるトリミング、あるいは内部 20 12 接続電極 メモリーによって制御するものはデータの書き込み作業 が必要となる。本発明によれば、ユーザーが半導体装置 を基板に装着する最終段階で異方性導電接着剤の導電粒 の大きさを選択し、任意の電気回路を選択することが可 能となり、低コストかつ作業が簡略な手法で多大な効果

を有する。

【図面の簡単な説明】

【図1】本発明の第1の実施例における半導体装置の実 装構造を示す断面図である。

12

【図2】本発明で用いる高さの異なる突起電極を有する 半導体装置の製造方法を工程順に示す断面図である。

【図3】本発明で用いる高さの異なる突起電極を有する 半導体装置の他の実施例における製造方法を工程順に示 す断面図である。

【図4】本発明による第2の実施例を示す半導体装置の 実装構造を示す断面図である。

【図5】本発明の半導体装置の実装構造における第3の 実施例を示す断面図である。


【図6】従来例であるフリップチップポンディング法を 説明するための断面図である。


【図7】従来例であるチップオングラス法を説明するた めの断面図である。

【符号の説明】

- 11 基板
- - 21 半導体装置
 - 22 接続電極パッド
 - 23 保護膜
 - 24 共通電極膜
 - 25 突起電極

【図1】






[図6]


(a)


- 11. 基板
- 12. 按統章桥
- 21. 半導体装置
- 25. 交起電径

(b)





(a) 22 24 24 23 (b) 22 26 24 24

















【図4】

